先给出上面一章最后一节的答案

1.除了AND不能独成一体之外,剩下两个都能是通用逻辑门。NAND怎么变为NOT?把输入连一起就是NOT。。这个命题可以用前几节给出的定理进行证明~

2.那带两个输入NAND门来说,如果你画时序图的话就会发现,输入1到0变化时,nMOS导通,pMOS关闭时,nMOS发生延2倍延迟(2个nMOS串联嘛~)而pMos只要1被延迟。1倍延迟的时候pMOs和nMOS都开始工作,但是输出不稳定,等到2倍延迟结束后才能稳定输出,也就是达到了传播延迟的时间。

3.

4.

5.首先是需求:

给出逻辑图:

给出优化和分析:

好了,上一章精通了~~那么我们继续这一章的话题。这一章中的重中之重就是时序回路,因为有限状态机,寄存器都离不开时序分析。这一章里时序分析会变得复杂繁琐。没关系,别忘了你的纸和笔哦~~。还有,这里说的内存原理是寄存器,属于基础。估计下一章会直奔真正的内存设计与实现吧。好了,我们在2.1节进入主题~~。